This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Citation 3

1. Japanese Patent Application No.: 105503/1980

Application Date: July 31, 1980

2. Japanese Patent Disclosure No.: 33471/1982

Disclosure Date: February 23, 1982

3. Inventor: Haruhiko KADOTA; Kawasaki-city, Japan

4. Applicant: FUJITSU Kabushiki Kaisha; Kawasaki-city, Japan

5. Title: A Memory Access Controlling Method for Multi Processing System

A multi processing system includes a plurality of CPUs (5-0 to 5-8) each of which has a buffer memory (3-0 to 3-8) and a directory (2-0 to 2-8), and a copy directory (6-0 to 6-8) corresponding to each of CPUs (5-0 to 5-8). The copy directory concerning the other CPU is referred at accessing to a common main memory (1). Based on the referred result, the access to the memory is determined whether it is received or not.

The comparator (11, 11-0 to 11-1) is provided for comparating and processing an access request block information which is at the memory access requirement from the own CPU based on the lock register (13) and the contents of the lock register. The lock register is set the lock information corresponding to the address on the main memory to be area-locked corresponding to each of copy directories. The memory access requirement from the other CPU is determined whether it is received or not based on the compared result of the comparator.

Each of reference numbers is as follows:

1: Common Main Memory 2: Directory

3: Buffer Memory 3-0 to 3-8: Buffer Memory

4: Memory Control Unit 5-0 to 5-8: CPU


6-0 to 6-8: Copy Directory 7: Copy Directory


7-0 to 7-3: Unit Copy Directory


8: Other Address Register 9: Own Address Register

11: Comparator 11-0, 11-1: Comparator

才 1 四







① 日本国特許庁 (JP)

①特許出願公開

[®]公開特許公報(A)

昭57-33471

①Int. Cl.³ G 11 C 9/06 G 06 F 13/00 15/16

識別記号

庁内整理番号 7056—5B 7361—5B 7165—5B

❸公開 昭和57年(1982)2月23日

発明の数 1 審査請求 未請求 **

(全 5 頁)

ூマルチプロセツサシステムのメモリアクセス 制御方式

②特

頭 昭55-105503

⊘#

昭55(1980)7月31日

@発明者 角田治彦

川崎市中原区上小田中1015番地 富士通株式会社内

勿出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂復 代 理 人 弁理士・山谷晧榮

明 細 物

L 発明の名称

マルチブロセッサシステムの メモリアクセス 制御方式

2 特許請求の範囲

アタセス要求におけるアクセス要求プロック情報とを比較処理する比較回路をもうけ、放比較回路 による比較結果にもとずいて他のプロセッサから のメモリ・アクセス要求の許否を決定するよう 成したことを特徴とするマルチプロセッサシステ ムのメモリアクセス制御方式。

3. 発明の詳細を影解

本発明はマルテプロセンサ・システムのメモリ・アクセス制御方式に関し、特にベッファ・メモリカ方式に関し、特にベッファ・メモ行なりマルチプロセンサ・システムにかいて、ペック単位に限定するようにし共通主メモリに対してな数のアクセス要求が兼合するなをも合にかけるアクセス特も時間を短離することができるようにしたマルチプロセンサ・システムのメモリ・アクセス制御方式に関するものである。

周知の如く、メモリ・アクセスを高速に行なう 処理方式の1つとしてパッファ・メモリ方式があ り、セット・アソシアティブ方式をとるパツフア ● メモリ方式の概念構成は一般に第1回に図示す る如きものである。第1図にかいて、1は主メモ り、2はデイレクトリ、3はペンファ・メモリを 夫々表わしている。主メモリ1は例えば(M+1) × (N+1) 餌の単位デーオ・プロックに分割されてい る。パッファ・メモリるは主メモリ1上の全単位 データ・フェック 0 ないし [(M+1) (N+1)] のうち選択された単位データ・プロックが格納さ れる。との場合、選択された単位データ・プロツ クは当該単位データ・プロックが属する主メモリ 2上のセット番号と同一セット番号をもつパップ ア・メモリ3上の記憶領域内であつていずれかの アレイ音号に属する香地に格納される。デイジタ トリ2は図示する如くパツファ・メモリると同一 の論理構成をとり、パツファ・メモリる上に格納 された単位データ・プロックのタグ・アドレス信 報(主メモリ1のタグ番号に対応する。)をパッ ファ・メモリ3と同一の香地に格納する。メモリ ・アクセスは次のようにして行なわれる。アクセ

ズ先のアドレス情報によりデイレクトリ2上の! 当セット 号に属する例えば4個の単位記憶エ ア内のメグ・アドレス情報を同時に読出すと共 説出されたよグ・アドレス情報を上記アクセス・ アドレスのまグ・ケドレス情報と比較する。い: れか1つが比較一致である場合、数一致がとら たディレクトリ2単位記憶エリアに対応するパ ファ・メモリる単位記憶エリア内の格納情報即 単位データ・プロックが読出され彼算処理が行 われる。一方、すべて比較不一致である場合、 ッファ・メモリる上に所望のデータが存在して ないと判断され、主メモリ1をアクセスし所望 デーメを統出す。そして放銑出デーメを用いて 算処理を行なりと共に放説出データをパツファ . メモリ 8 上の同一セント番号に属する単位記憶 リア化プロッタ単位で転送する。

との種のパツフア・メモリ方式を複数台のブ セツサ装置に適用したマルチプロセツサ・シス ムは例えば第2回に図示する如き 成をとる。 中、1は共通主メモリ、2一0ないし2 - 8 は

ペディレクトリ、3-0ないし3-8は夫々ディレクトリ2-0ないし2-8に対応するパツファ・メモリ、4はメモリ・コントロール・ユニット (以下MCUという。)、5-0ないし5-8は夫々プロセッサ (以下CPUという。)、6-0ないし6-8は夫々コピー・ディレクトリでありディレクトリ2-0ないし2-8と同一の内容をもつものを夫々表わしている。

メモリ3ーのないしるのは、メモリ・アータ処理に使用される。この間、メモリ・アールではなかった他のCPU5ーのないのは特別では、メモリ・アクセスを許可されたが設置するまでメモリ・アクセスを許可してのない。このため、例えのCPU5ーのないし、のたっとののででは、からのででは、できない。このないとのでは、例えば、のででは、からのでは、からのでは、からのでは、からのでは、からのででは、からのでは、からのでは、からのでは、からのでは、からのでは、からのでは、ないのでは、アーチに対応するととなる。

本発明は上記の点を解決することを目的と本来ロックすべきブロック領域のみをロックの記憶領域に対する他のCPUからのメモリクセス要求については当該アクセスを許可すとによりシステム全体の平均アタセス特ち時短縮化できるようにすることを目的としていそしてそのため本発明のマルチブロセッサ

特開昭57- 33471(3)

他アドレス・レジスタ 8 Kは他のCP U 5 - 0 ないし5 - 8 からメモリ・アクセス要求が発生した場合にかけるアクセス・アドレス情報がセットされる。自アドレス・レジスタ 9 Kは自己 CP U 5 - 0 ないし5 - 8 の 1 つからメモリ・アクセス要求が発生した場合にかけるアクセス・アドレス情報がセットされる。ロック・レジスタ 1 3 Kは自

ムのメモリアクセス制御方式は、パッフア・メモ りとディレクトリとを各装置毎K有する複数台の プロセスサおよび各プロセンサド対応するコピー ・ディレクトリをそなえ、共通主メモリへのアク セスを行なり終他のプロセッサに関するコピーユ ディレクトリを参照し参照結果にもとずいて当ば、 メモリアタセスを許否決定するマルテプロセツサ システムにおいて、各コピー・デイレクトリに対 応して、エリア・ロックすべき主メモリ上のアド レス化対応するロック情報がセツトされるロック ・レジスタかよび鉄ロック・レジスチの内容にも とずいて自己のプロセンサからのメモリ・アクセ ス要求におけるアクセス要求プロック情報と他の プロセッサからのメモリ・アクセス要求に知ける アクセス要求プロック情報とを比較処理する比較 国路をもうけ、鉄比較国路による比較結果にもと **すいて他のプロセッサからのメモリアクセス長求** の許否を決定するよう構成したことを特徴として いる。以下第3因を参照しつつ本発明を説明する。 第3回は本発明の一実施例における主要部構成

· >

アドレス・レジスメ 9 にセットされるアグセス・ アドレス情報に対応するロック情報がセットされ る。ととでロック情報とは当該アクセス・アドレ ス情報がロックされているか否かを指示する情報 と考えてよい。比較回路11-0は他アドレス・ レジスチ8内のチグリアドレス情報と自ブドレス ・レジスメ8内のメグ・アドレス情報とを比較処 理し、一方他の比較回路11-1は他アドレス・ レジスメ8内のセット・アドレス情報と自アドレ ス・レジスメ9内のセット・アドレス情報とモ比 教処理する。 即ち比較回路 1 1 − 0 ⇒ よび他の比。 収回路11~1により、自己のCPU5-0ない し5-8の1つからのメモリ・アクセス長求にか けるアクセス要求プロックと他のCPU5-0女 いし5ー8からのメモリ・アクセス要求に与ける アクセス要求プロックとの一致・不一致が検出さ れる。との比較処理に当つて、ロック・レジスタ 13の内容が例えば前題「1」の場合は、上述し た如き比較処理が有効なものとされ、自己のCPU 5.~0 ないし5 - 8の1つと他のCPU5 - 0 な

いし5~8がともに阿一プロックをアクセスする 場合には比較回路1~~0~よび他の比較回路1.1 - 1 からの各比較一致出力により否定入力付ナン ド・ゲート12の出力は論理「0」となり、一方 異プロックをアクセスする場合には否定入力付ナ ンド・ゲート12の出力は論理「1」となる。ま た上記比較処理に当つて、ロック・レジスメ13 の内容が論理「0」の場合には、同一プロックに 対するアクセスやよび具プロックに対するアクセ スを問わず、比較回路11-0岁よび他の比較配 路11-1による比較処理は無効化され否定入力 付ナンド・ゲート12の出力は論理「1」とされ る。否定入力付ナンド・ゲート12の出力は他の CPU5-0ないし5-8に入力され、他のCPU 5-0ないし5-8は当蚊入力信号にもとすいて アクセスの許否が決定される。

とのように自己のCPU5-0ないし5-8からのメモリ・アクセス要求と他のCPU5-0ないし5-8からのメモリ・アクセス要求とが競合しかつロック指示された自己のアクセス要求プロ

12040-1-12071

ックと値のアクセス要求プロックとが同一である 場合に限り、他のCPU5-0ないし5-8はメ モリ・アクセスが禁止され、その他の場合にはメ モリ・アクセスが許可される。一方自己のCPU 5 - 0 ないし5 - 8 からのメモリ・アクセス要求 はロック情報の内容を問わず自由に行なりことが 許される。なシコピー・デイレクトリと他アドレ ス・レジスタ 9 と比較回路 1 1 - 0 ないし11-3 とで構成されるシステムは通常のコピー・デイン クトリ参照処理と同様の処理動作が行なわれる。 以上説明した如く、本発明はマルチプロセツサ ・システムにおいて、通常のコピー・デイレクト り参照処理を利用して他のCPUからのメモリ・ アクセス要求におけるアクセス要求ブロックがロ ックされているプロックであるか否かを判断し、 放当する場合のみ当該メモリ・アクセス要求を許 可しないようにした。とのためメモリ・アクセス 長求の許可率が増大 し、システム全体としての平 均アクセス特も時間の短縮を実現することができ

4 「四面の簡単な説明

第1図は本発明に適用される一実施例パッフ・メモリ方式を概念的に表わした図、第2図は発明が適用されるマルチプロセッサ・システム一実施例構成、第3図は本発明の一実施例にかる主要部構成を失々示す。

図中、1 は共通主メモリ、2 - 0 ないし2 - は夫々デイレクトリ、3 - 0 ないし3 - 8 は夫パンファ・メモリ、5 - 0 ないし5 - 8 は夫々ロセッサ、6 - 0 ないし6 - 8 は夫々コピー・イレクトリ、11-0 をよび11-1 は夫々比回路、13 はロンク・レジスタを夫々扱わす。

帮 許 出 顧 人 富士通 株式 会 復代理人 弁理士 山 谷 晤

***** 1 2

